PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-063319

(43) Date of publication of application: 20.03.1987

(51)Int.CI.

G05F 1/10 H₀3F 3/45 // H02M

(21)Application number : 60-202932

(71)Applicant: FUJITSU TEN LTD

(22)Date of filing:

13.09.1985


(72)Inventor: YOKOYAMA TATSUO

(54) CIRCUIT FOR DETECTING CURRENT OF INDUCTIVE LOAD

(57)Abstract:

PURPOSE: To accurately detect a load current when a FET is turned on even if a supply voltage fluctuates, by using the FET as the element which supplies electricity to an inductive load.

CONSTITUTION: The current detecting circuit of this invention is provided with an output driving circuit 14 which uses a power MOS FET Q at its final stage, a current detecting circuit 10, and a circuit 13 provided before the circuit 10. Since an electric current IB does not flow to a resistance R0 when an FET is used for the transistor Q of the final stage, the detecting accuracy of a load current IL when the transistor Q is turned on is improved. Moreover, since the on-resistance (RDS) of the transistor Q is several O or less, the electric power consumption (RDS × IL) is small. Moreover, since the switching time is shorter than that of a bipolar transistor by one digit or more, the loss of turning on and turning off can practically be ignored. Since several 100mW is sufficient to the resistance RB, the electric power



consumption is small. In addition, since the electric current IB does not flow to the source side of the transistor Q, the current detecting value (by means of the resistance R0) when the transistor Q is turned on does not receive any influences from a battery voltage VB and, therefore, the detecting value is stabilized.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

THIS PAGE BLANK (USPTO)

19日本国特許庁(IP)

⑩特許出顧公開

四公開特許公報(A)

昭62-63319

@Int Cl.4

識別記号 301

厅内整理番号

母公開 昭和62年(1987) 3月20日

G 05 F 1/10 H 03 F 3/45 3/155

B-7319-5H -6628-5J

7829-5H 未請求 発明の数 1 (全5頁) 審査請求

図発明の名称

誘導性負荷の電流検出回路

②特 願 昭60-202932

22出 願 昭60(1985)9月13日

⑦発 明 者 横 山 牽 夫 神戸市兵庫区御所通1丁目2番28号 富士通テン株式会社

内

വധ 願 人 富士通テン株式会社

神戸市兵庫区御所通1丁目2番28号

砂代 理 弁理士 育 柳

睭

1.発明の名称

誘導性負荷の電波検出回路

2.特許請求の範囲

誘導性負荷を駆動する素子に電界効果トランジ スタを使用し、該トランジスタのソース側にオン 時の電流検出抵抗を、またドレイン側にオフ時の 電液を流す抵抗を該負荷と並列に接続し、両抵抗 に発生する電圧を共通の非反転増幅器あるいは差 勤増幅器で増幅するようにしてなることを特徴と する誘導性負荷の電流検出回路。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、誘導性負荷に渡れる電流を検出する 回路に関する.

〔従来の技術〕

自動車の排気ガス規制と滋費や運転性の改善の ために、空燃比フィードバック補正システムが採 用される。第4図はその一例で、1はエアクリー ナ、2は燃料タンク、3はスロットル、4は吸気

マニホルド、5はシリンダ、6は空燃比制御用の 電磁弁ソレノイド(VSV)である。吸気マニホ ルド4内は空気Aと燃料Pの混合気(A+F)で、 A/Fが空燃比となる。空気Aにはエアクリーナ 1からスロットル3を経由して吸気マニホルド4 に入る1次空気A1と、VSV6を通って吸気マ ニホルド4に入る2次空気Aェとがあり、1次空 気A:だけでは13.0~13.5程度となる基本空 遊比を、2次空気A + を加えて14.0~15.5程 度に描正する。

2 次空気A:の量はVSV6の弁関度で制御さ れる。VSV6は誘導性負荷であり、そこにパル ス状の電流を流すことでデューティ制御できる。 第5図はその説明図で、(4)は駆動回路、(6)は動作 波形である。Mの波形は周期T―定のパルス列で、 そのデューティが変化する。これを(4)の国路のト ランジスタTRのペースに入力すると、そのスイ ッチング動作の結果VSVには同図CVに示す実線 波形の電波「レが流れる。破線は平均値である。 VSVの弁関度はこの通電電波1」に比例し、こ

れに 2 次空気 A z の量が比例するので、最終的に 空燃比 A / F が制御される。3

ところで、遺電電波 l μ は電源電圧 V B (パッ テリ)の変動や、VSVコイルの直流抵抗のバラ ツキ或いは温度変化に左右されるので、その値を 検出して希望値に保つ制御が必要となる。また、 VSVを定電流駆動する場合、その機械的な摩擦 によるヒステリシス特性を改善する必要がある。 つまり、トランジスタTRのスイッチング周波数 F (=1/T)を固定してパルス幅を連続的に変 化させると、VSVのコイル(インダクタンスL、 抵抗R)の時定数レ/Rによって通電電流 1 μ が 決定される。 【』 は豚滋徳 4 【』 を持ち、その平 均値(破線で示す)が弁関度(ストローク量)を 決定する。ところが、 LL の増加時と減少時では 聞じ電波値でもストローク量に差が出る。これを 示したのが第6図(4)のヒステリシス特性(実線) である.

このヒステリシスを改善して第6図(A)の破線の ようにする1つの方法は、同図(A)に示すディザ債 第7図は以上の指点を解決した定電液型駆動回路で、(のはプロック図、(のは回路図である。電液検出部10は抵抗R a を用いて V S V に液れる電液を検出する。増幅器11は抵抗R a に発生する電圧値を検出して増幅する。偏差積分器12は増幅器11による検出値と外部からの制御入力との差を出力し、この偏差を基に回路13がデューテ

ィ信号(第5図的で示した周期で一定の入力)を 発生する。出力職動回路14はこのデューティ信 号で動作する回路で、第6図はに示したタイプで ある。

(発明が解決しようとする問題点)

第7図の国際では増幅器 1 1 が差動増幅器 D I P 1 を中心に構成され、抵抗 R = の電位差を検出する。ところが、この差勤増幅型電波検出方式では、①検出抵抗 R = をあまり大きくできない、②トランジスタ T R オフ 時のフライ バック電圧が大きいため、増幅器の動作電圧範囲を考慮すると増幅度 R 2 / R 1 を大きくとれない、②同相電圧

 $(=V_B)$ が差動電圧 (= 検出電圧) より極めて 大きいので、使用する抵抗のバラツキが増幅度誤 差を左右する $(R_1 = R_1)$ 。 $R_2 = R_2$ でな ければならない) 、等の欠点がある。

第8回と第9回は上述した差勤増模型とは異なるタイプの電波検出回路で、第8回は非反転増幅型、第9回は加算増幅型である。第8回の非反転増幅型ではトランジスタTRオフ時のチージ吸収

用にVSVと直列に電波制限抵抗RsとゼェナーダイオードDェ(動作抵抗値Rェ)を接続する。この直列抵抗値Rs+Rェが第7図のR、に相当する。検出抵抗はRsであり、駆動トランジスタTRはこれと直列に、且つRs。Dェとは並列に接続される。この方式の欠点は、ダイオードDェのゼェナー電圧VェをVェ〉VBに設定するため、トランジスタTRオフ時の清費電力(ベVェ×I」)が大きくなって放為や信頼性の点で難がある点である。

一方、第9図の加算増幅型はトランジスタTRのオン時は非反転増幅器AMPによる非反転増幅を、またオフ時には差動増幅器DIF2による差動増幅を行い、両増幅出力を加算器ADDで加算して偏差積分入力とする。この場合、オン時の検出抵抗はR。であるが、オフ時はR、となる。従って、R、ARの同相電圧関型は生じない。

ところが、実際の出力回路は出力電流を大とするために第10回のように多段構成とする必要が

ある。同図の例はトランジスタTR′をTRにエ ミッタ・フォロワ接続したもので、TR´がTR のペース電流 IB 供給源となる。このようにする とVSVに流れる電波ILも大きくなるが、ベー ス電流!a が検出抵抗R a に流れるので、第8図 および第9図の回路ではオン時のILの検出調差 となる。このベース電波IBは抵抗RBで制限で きるが、IBを小さくするとトランジスタTRの 電流増幅率 hpsが低下するため、そのコレクタ・ エミッタ間飽和電圧Vce (sat)が大きくなり、ト ランジスタの消費電力(∝Vck(sat)×IL)が 増大する。エミッタ・フォロワ接続の最終段を始 和領域で使用するには10・「B = I L 程度とす るのが一般的であるが、これでは『Lの検出に』 0%の誤差が生ずる。しかも、この条件を大電流 領域で満足させると小電波領域の概差はそれより 大になる。また、【B ≒ VB / RB はパッテリ電 EVB の変動 (10~14V) の影響を受けるの で、低電圧でも大電流の定電波制御をするにはRa を小さくしなければならない。しかし、これでは

高電圧時に I_8 が大きくなるので、 R_8 として消費電力 ($=V_8^2/R_8$) の大きいものを使用しなければならない。

本発明は、上述したベース電流 I B の影響を除くために出力駆動回路の最終段に電界効果トランジスタを使用し、誘導性負荷電流 I L を高稽度に検出しようとするものである。

(問題点を解決するための手段)

本発明は、誘導性負荷を駆動する素子に電界効果トランジスタを使用し、 該トランジスタのソース側にオン時の電波検出抵抗を、またドレイン側にオフ時の電波を流す抵抗を該負荷と並列に接続し、 両抵抗に発生する電圧を共通の非反転増幅器 ひもるいは差勤増幅器で増幅するようにしてなることを特徴とするものである。

(作用)

第1図は本発明の原理説明図で、最終段にパワーMOS FET Qを用いた出力駆動回路14と電流検出回路10およびその前段の回路13を示してある。但し、トランジスタTR′がコレク

(実施例)

第2図は本発明の一実施例を示す回路図である。 本例は差勤増幅型の電液検出回路で、その構成は 第9図を基本としている。従って、抵抗R。はオ ン時の負荷電流 I を、また抵抗R′はオフ時の負 荷電流 「、を検出するときに用いる。但し、第9図と異なるのは、オン時の電流検出箱度が向上するため、差動増幅器 DIF 2 を省略して直接 R 、の電圧を抵抗 R 3 で加算して非反転増幅器 AMPへ入力できる点である。各抵抗の定数を

$$R_{2} > R_{3}$$
, $R_{1} > R' > R_{0}$

$$R_3 = R_1 \cdot \frac{R'}{R_0}$$

と設定すると、増幅器AMPの出力V。は

オン時 :
$$V_0 = \frac{R_z}{R_1} \cdot I \cdot R_0$$

オフ時 :
$$V_0 = \frac{R_2}{R_3} \cdot I' \cdot R'$$

となる。

第3図は本発明の他の実施例で、非反転増幅型の回路図である。本例ではオフ時の電流 I 、をPNPトランジスタ T R で電流 I 、に変換して抵抗 R 。に流し、これを非反転増幅器 A M P で増幅する。オン時の電流 I は直接抵抗 R 。に流れる。第3図で、

特開昭 62-63319 (4)

 $R_{2} > R_{1}$, R_{B} , R_{B} , $R_{C} > R' > R_{0}$ $R_{B} = (R_{C} + R_{0}) \cdot \frac{R^{4}}{R_{0}}$

と設定すると、遠幅器AMPの出力V。は

オン時 :
$$V_0 = \frac{R_1 + R_2}{R_1} \cdot I \cdot R_0$$

オフ時 :
$$V_0 = \frac{R_1 + R_2}{R_1} \cdot i' \cdot (R_c + R_0)$$

$$= \frac{R_1 + R_2}{R_1} \cdot \frac{I'R'}{R_B} \cdot (R_c + R_a)$$

となる.

(発明の効果)

以上述べたように本発明によれば、誘導性負荷に通電する素子にFBTを使用するので、制御電流値が大きく(0~10数A)、また電源電圧変動(10~14V)があってもオン時の負荷電流を精度良く検出でき、しかも国路構成を簡略化できる。


4.図面の簡単な説明

第1図は本発明の原理説明図、第2図および第

3 図は本発明の異なる実施例を示す目路図、第4 図は空歴比フィードバック補正システムの一例を 示す構成図、第5 図は電磁弁ソレノイド駆動回路 の一例を示す説明図、第6 図は電磁弁ソレノイド のヒステリシスの説明図、第7 図は従来の差動 幅型電流検出器を用いた電磁弁ソレノイドの定電 被駆動回路の一例を示す構成図、第8 図および第 9 図は従来の電流検出るの異なる例を示す回路図、 第10 図は従来の出力回路の具体例を示す回路図 である。


図中、10は電流検出回路、11は増幅器、14は出力駆動回路、VSVは電磁弁ソレノイド (誘導性負荷)、AMPは非反転増幅器あるいは 差勢増幅器、QはパワーMQS FBT、Ro. R'、は電流検出抵抗。

> 出 蘭 人 富士通テン株式会社 代理人弁理士 青 郡 む




本格明の原理試明図

第1図




本発明の実施例(差額増増型)

第 2 团




電磁弁ソルノイド駆動回路


第5因



ヒステリシスの 謎 明 間

第6图





THIS PAGE BLANK (USPTO)